بررسی تکنیکهای زمانبندی و نگاشت در شبکه بر روی تراشه (NoC)
Publish place: 13th Iranian Student Conference on Electrical Engieering
Publish Year: 1389
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 3,561
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE13_161
تاریخ نمایه سازی: 14 مرداد 1389
Abstract:
زمان بندی و نگاشت از مراحل مهم در جریان طراحی شبکه بر روی تراشه هستند که در آنها هدف معمولا بهینه کردن طراحی وحداقل کردن توان مصرفی و زمان اجرا مربوط به یک کاربرد است. در این مقاله ضمن بررسی دقیق تعدادی از کارهای انجام شده در این زمینه، به بررسی و ارزیابی روشهای پایهای و سنتی در زمینه زمانبندی و نگاشت نیز میپردازیم.
Keywords:
Authors
رامین رجایی
دانشگاه صنعتی شریف
فرزانه احمدی کاخکی
دانشگاه علم و صنعت ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :