کالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال مبنای زیر باینری با تقریبات متوالی بابکارگیری معماری اسپلیت
Publish place: First Iranian Conference on Nano Electronics
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 963
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICNE01_072
تاریخ نمایه سازی: 10 اردیبهشت 1392
Abstract:
در این مقاله، مبدل آنالوگ به دیجیتال با تقریبات متوالیSAR( ارائه شده است. به دلیل سرعت و توان متوسط، این مبدل در کاربردهای انتقال داده بسیار کارآمداست. از معماری اسپلیتsplit استفاده شده که امکان کالیبراسیون کاملاً دیجیتالی را فراهم می کند و خطای غیرخطی ناشی از عدم تطبیق خازنهای مبدل را با تصحیح وزن های مربوطه رفع می کن د. همچنین از مبنای زیر باینری در ساختار مبدل استفاده شده است که علاوه بر بهبودINL و DNLامکان اصلاح خطای از دست دادن کد را نیز فراهم می کندDNL وINLحاصل از شبیه سازی یک مبدل 12SAR بیتی، قبل و بعد از کالیبراسیون محاسبه شدهاند که بهبود آنها پس از کالیبراسیون کاملا مشهود است.
Keywords:
مبدلSARکالیبراسیون , مبنای زیر-باینریINL و DNL
Authors
ابراهیم فرشیدی
دانشگاه شهید چمران اهواز
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :