طراحی فلیپ فلاپ با پالس راه انداز خارجی با توان مصرفی کم و سرعت بالا
Publish place: Congress on Electrical, Computer and Information Technology
Publish Year: 1392
Type: Conference paper
Language: Persian
View: 1,481
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
CECIT01_386
Index date: 5 September 2013
طراحی فلیپ فلاپ با پالس راه انداز خارجی با توان مصرفی کم و سرعت بالا abstract
دراین مقاله یک فلیپ فلاپ راه اندازی شونده با پالس خارجی ارایه شده است که ساختارساده ای دارد ایده اصلی این مقاله استفاده ازمدارمولد پالس خارجی است که ازتکنیک حساسیت به دولبه استفاده می کند و با کاهش تعداد ترانزیستورهای سری درشبکه کلاک توان مصرفی و تاخیر مداررا کاهش میدهد شبیه سازی با استفاده ازنرم افزار HSpice و درتکنولوژی 65 نانومتر نشان میدهد که فلیپ فلاپ پیشنهادی تاخیر و توان مصرفی کمتری درمقایسه با فلیپ فلاپ های قبلی دارد نتایج شبیه سازی بیانگر این است که توان مصرفی این مدار در مقایسه با سایر مدارها تا حدود 41درصد کاهش یافته است و تاخیر مدار تا حدود 12/5 درصد بهبود یافته است
طراحی فلیپ فلاپ با پالس راه انداز خارجی با توان مصرفی کم و سرعت بالا Keywords:
توان مصرفی فلیپ فلاپ , حساس به دولبه کلاک , فلیپ فلاپ راه اندازی شونده با پالس خارجی
طراحی فلیپ فلاپ با پالس راه انداز خارجی با توان مصرفی کم و سرعت بالا authors
اسماء احمدیان مرج
دانشگاه شهید باهنر کرمان
محسن صانعی
دانشگاه شهید باهنر کرمان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :