طراحی تقویت کننده عملیاتی CMOS با بهره بالابا تکنولوژی 0.35µm
Publish Year: 1393
Type: Conference paper
Language: Persian
View: 3,961
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
NCECN01_126
Index date: 27 January 2015
طراحی تقویت کننده عملیاتی CMOS با بهره بالابا تکنولوژی 0.35µm abstract
تقویت کننده های عملیاتی عنصراساسی بسیاری از سیستم های آنالوگ و دیجیتال هستند.آپ امپ های با درجات متفاوتی ازپیچیدگی برای تحقق کارهای مختلف از تولید بایاس DC گرفته تا تقویت سرعت بالا و یا فیلترکردن بطورگسترده استفاده می شوند.کوچک تر شدن طول کانال و کاهش ولتاژ تغذیه در هر نسل در فناوری CMOS ، طراحی آپ امپ را همواره باچالش روبرو کرده است. آپ امپ را یک تقویت کننده تفاضلی با بهره بالا تعریف می کنیم یعنی مقداری که برای کاربردهای با بهره 10 تا 105 مناسب باشد از آنجائیکه آپ امپ ها معمولا برای پیاده سازی سیستم های فیدبک دار استفاده می شوند، بهره حلقه باز آنها مطابق با دقت لازم در سیستم مدار بسته انتخاب می شود. امروزه طراحی آپ امپ با این شناخت پیش می رود که سازش بین پارامترها نهایتا به یک مصالحه چند بعدی در کل پیاده سازی نیاز دارد، و مستلزم دانستن مقدار مناسب هر پارامتری است که باید در طراحی بدست آید.اگر سرعت مهم و بحرانی است در حالی که خطای بهره اهمیتی ندارد، توپولوژی طوری انتخاب می شود که پارامتر اول را برآورده سازد در حالی که ممکن است دومی فدا شود. بهره حلقه باز یک آپ امپ دقت سیستم فیدبک داری را که آپ امپ در آن بکار رفته است را مشخص می کند، متناسب با کاربرد ممکن است که بهره مورد نیاز تا چهار مرتبه بزرگی تغییر کند. برای مصالحه بین چنین پارامترهایی مانند سرعت و سوئینگ ولتاژ خروجی باید حداقل بهره موردنیاز را بدانیم. در این مقاله تقویت کننده عملیاتی CMOS در تکنولوژی 0.35µm به صورت کسکود به منظور رسیدن به بهره بالا در نرم افزار Hspiseطراحی شده است. کسکود کردن بهره را افزایش می دهد ولی سوئینگ خروجی در عوض محدود می شود. در این طراحی دوترانزیستور درایورهای ورودی بوده و دو ترانزیستور به عنوان بار فعال منبع جریانی عمل می کنند، مقاومت خروجی بالای این طبقه گین بالایی برای این طبقه فراهم می کند. ترانزیستورهایی که برای کسکود کردن ترانزیستورهای ورودی و ترانزیستورهای بار فعال به کار گرفته شده اند سبب بالا بردن مقاومت خروجی مدار و درنتیجه گین بالایی برای کل مدار تقویت کننده حاصل خواهد شد. حداکثر توان مصرفی باید5mw ، مقدار بهره برابر با 2143.3 و ولتاژ بایاس برای ترانزیستورها 1.6 ولت می باشد.
طراحی تقویت کننده عملیاتی CMOS با بهره بالابا تکنولوژی 0.35µm Keywords:
طراحی تقویت کننده عملیاتی CMOS با بهره بالابا تکنولوژی 0.35µm authors
سپیده فاضل
دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد تبریز
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :