مقایسه و بررسی روشهای کاهش توانمصرفی شبکهرویتراشه

علی بشیری; عباس رمضانی

مقایسه و بررسی روشهای کاهش توانمصرفی شبکهرویتراشه

Publish place: 2nd National conference on Computer Engineering and IT Management

Publish Year: 1394

Type: Conference paper

Language: Persian

This Paper With 9 Page And PDF Format Ready To Download

DOWNLOAD Paper

Certificate
I'm the author of the paper

Export:

Link to this Paper:

https://civilica.com/doc/422937

Document National Code:

CSITM02_176

Index date: 14 February 2016

مقایسه و بررسی روشهای کاهش توانمصرفی شبکهرویتراشه abstract

پیشرفت تکنولوژی نیمههادیها و امکان فشردهسازی بالا، طراحی سیستمهای الکترونیکی را به سمت پیادهسازی سیستمروی تراشه برده است. در سیستمهایرویتراشه به دلیل وجود تعداد زیادی عناصر پردازشی، گذرگاهها تبدیل به گلوگاهی شدند که باعث عدم کارایی سیستم میشوند. شبکهرویتراشهNOC بهعنوان راهحلی کارآمد و موثر برای حذف گذرگاهها و ایجاد یک بستر مناسب برای ارتباط بین عناصرپردازشی معرفی شده است. همانطور که گفته شد، هدف اصلی از ایجاد شبکهرویتراشهافزایش کارایی سیستم میباشد، با این حال، بحث توانمصرفی نیز در چند سال اخیر شکل جدیتری به خود گرفته است،بهطوری که محققان روشهای مختلفی برای کاهش توانمصرفی شبکهرویتراشه ارائه دادهاند. هدف از این مقاله، بررسی و مقایسهی برخی از روشهای موجود در حوزهی کاهش توانمصرفی شبکهرویتراشه میباشد

مقایسه و بررسی روشهای کاهش توانمصرفی شبکهرویتراشه Keywords:

سیستم روی تراشه , شبکه روی تراشه , توان مصرفی , عناصرپردازشی , بافر , روتر

مقایسه و بررسی روشهای کاهش توانمصرفی شبکهرویتراشه authors

علی بشیری

دانشجوی کارشناسی ارشد، دانشگاه صنعتی همدان

عباس رمضانی

استادیار، عضو هیاتعلمی دانشگاه، دانشگاه لرستان

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :

Chouchene.W, Attia.B, Zitouni.A, Abid.N, and R.Tourk. _ low power network ...

Concatto Caroline, Debora Matos, Luigi Carro, Fernanda Kastensmidt, Altamiro Susin, ...

D imitrakopoulo S G, Kalligeros E, Galanopoulos K. Merged switch ...

Ghany M.A.Abd El, Magdy A. El-Moursy, Darek Korzec, and Mohammed ...

Gursharan Reehal, M.A.A. E.Ghany, and Mohammed Ismail. :Octagon architecture for ...

Kodi.A, Ahmed.L, Janet.W. "Design of energy- efficient channel buffers with ...

Chip Routerthrough Utilization of Idle _ International Conference and Workshops ...

Nicopoulos.C. A, Park.D, Kim.J, Vij aykrishnan.N, Yousif.M.S, and Das.C.R, : ...

Ogg.S and Al-Hashemi.B _ Improved Data Compression for Serial Intercomnected ...

Rahmani.A-M, Daneshtalab. Masoud, Afzali-Kusha Ali, Safari.Saeed, and Pedram.Mas soud. _ ...

Shrivastava, Bhavana Prakash, and Kavita Khare "Enhanced Buffer Router Design ...

NOC." International Journal of VLSI Design & Co mmunication Systems ...

Sarathy.A, Louri.A, and Kodi.A.K "Low-power low-area netwo rk-on-chip architecture using ...

Taas sori.Mehdi, Mossav. Mohsen. "Power reduction through adaptive data compression ...

Wu.C, Chi.H, "Design of a H igh- Performance Switch for ...

Wang.H, Peh.L-S, and Malik.S, "Power-driven design of router micro architectures ...

Shrivastava Bhavana Prakash, Khare Kavita. "SMART MULT ICRO SSBAR ROUTER ...

نمایش کامل مراجع