تحلیل و طراحی یک اسیلاتور بسیار کم نویز در تکنولوژی CMOS
Publish place: Electronics Industries Quarterly، Vol: 5، Issue: 4
Publish Year: 1394
نوع سند: مقاله ژورنالی
زبان: Persian
View: 1,043
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_SAIRAN-5-4_004
تاریخ نمایه سازی: 17 فروردین 1395
Abstract:
در این مقاله، ساختار یک VCO بسیار کم نویز معرفی شده است که نویز فاز آن از کمترین نویز فاز قابل حصول در ساختار VCO های موجود کمتر است. در مدار پیشنهادی از یک مدار تشدید مرتبه چهار استفاده شده است، همچنین شکل موج جریان تزریقی به این مدار به صورت کلاس C است که بهترین بهره تبدیل DC به RF را به دست می دهد. نویز فاز اسیلاتور پیشنهادی به صورت تحلیلی بررسی شده که نتیجه آن فرمول های بسته ای است که میزان بهبود نویز فاز در ساختار مطروحه را نسبت به ساختار متداول، برای مقادیر مختلف عناصر مدار تشدید، نشان می دهد. برای مثال مقدار این بهبود در ناحیه جریان-محدود در مقایسه با ساختار متداول و برای عناصر مشابه مدار تشدید، 6dB است. به منظور تایید صحت فرموله ای استخراج شده، نویز فاز حاصل از روابط با نتایج شبیه سازی مقایسه شده است که این نتایج تطابق عالی دارند.
Keywords:
Authors
امیر نیک پیک
دانشجوی دکتری برق و الکترونیک، دانشگاه تربیت مدرس
عبدالرضا نبوی
استاد دانشکده برق و کامپیوتر، دانشگاه تربیت مدرس
ابوالفضل چمن مطلق
استادیار دانشکده فاوا، دانشگاه امام حسین (ع)