طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین با دقت و سرعت بهبودیافته
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 837
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCAEC01_013
تاریخ نمایه سازی: 19 اردیبهشت 1395
Abstract:
در این مقاله روشی جهت بهبود توان مصرفی یک مبدل آنالوگ به دیجیتال پایپ لاین 10 بیتی پر سرعت با دقت بالا ارائه شده است. بر اساس روشی بهینه در تعیین زمان های نشست سیگنال کوچک و سیگنال بزرگ، جریان مصرفی آپ امپهای دو طبقه با جبرانسازی میلر کمینه میشود و رابطه ای بسته بر حسب پارامترهای اصلی آپامپ، برای جریان مصرفی بهینه آن بدست میآید، ولی در اینجا به جای استفاده از آپامپهای دو طبقه با جبرانسازی میلر، از جبرانسازی کسکود استفاده شده است. این روش جبرانسازی، روشی برتر برای تقویت- کننده کلاس AB که کاربرد مناسبی در آپامپهای به کار رفته در مبدلهای پایپلاین ولتاژ پایین با دقت بالا دارد، ارائه میکند. برای شبیه سازی و مقایسه با کارهای مشابه از کیت طراحی CMOS 0.18μm TSMC RF استفاده شده است. روش طراحی پیشنهادی که درسطح مداری و سیستمی انجام شده است، تحت منبع تغذیه 1.5v توان 7mw را مصرف میکند. مهمترین کاربردهای مبدل های آنالوگ به دیجیتال پایپ لاین 10 بیتی با فرکانس نمونه برداری 40MS/s و SNR بالا در دوربینهای دیجیتال، سیستم های تصویر برداری پزشکی، ابزار دقیق و سیستم های مخابراتی نظیر WiFi می باشد.
Keywords:
Authors
شعله شجری
دانشجوارشد الکترونیک دانشگاه آزاد اسلامی واحد دماوند
حمیدرضا صدر منوچهری نائینی
عضو هیأت علمی استادیار و مدیر گروه ارشد الکترونیک، دانشگاه آزاد اسلامی واحد دماوند
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :