مبدل آنالوگ به دیجیتال 10 بیت با فرکانس نمونه برداری 200MS/S در پروسه 0.35µm CMOS
Publish place: 16th Iranian Conference on Electric Engineering
Publish Year: 1387
Type: Conference paper
Language: Persian
View: 5,486
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
ICEE16_358
Index date: 25 February 2008
مبدل آنالوگ به دیجیتال 10 بیت با فرکانس نمونه برداری 200MS/S در پروسه 0.35µm CMOS abstract
در این مقاله پیاده سازی یک مبدل آنالوگ به دیجیتال -10 بایت با فرکانس نمونه برداری 200MS/s با روش pipeline در پروسه 0/35µmCMOS’ ارائه شده است. مدارات لازم برای پیاده سازی مبدل شامل S/H ورودی، طبقه گین و OPAMP و مقایسه کننده طراحی شده است. مدار S/H ورودی ارائه شده بر اساس ساختار open-loop می باشد تا به سرعت مورد نظر برسیم و در OPAMP طراحی شده بر خلاف روش های متداول جهت رسیدن به گین DC لازم از فیدبک مثبت برای افزایش گین استفاده شده است تا مدارات اضافه شده برای افزایش گین پهنای باند را محدود نکند. مقایسه کننده طراحی شده جهت استفاده در sub-adc نیز به نحوی طراحی شده است که توان مصرفی کم داشته باشد و اثر kick back نویز آن نیز ناچیز باشد. بر اساس شبیه سازی های انجام شده مقدار SNDR و SFDR به دست آمده برای مبدل طراحی شده به ترتیب 55/7dB و 62dB می باشد و تعداد بایت موثر بیش از 9 بایت دارد. توان مصرفی مبدل با منبع تغذیه 3.3 ولت برابر 120mW است و مساحت اشغالی آن نیز µm800 × µm650 می باشد.
مبدل آنالوگ به دیجیتال 10 بیت با فرکانس نمونه برداری 200MS/S در پروسه 0.35µm CMOS Keywords:
مبدل آنالوگ به دیجیتال 10 بیت با فرکانس نمونه برداری 200MS/S در پروسه 0.35µm CMOS authors
محمود سعدالهی
پژوهشکده میکروالکترونیک دانشگاه ارومیه
خیراله حدیدی
پژوهشکده میکروالکترونیک دانشگاه ارومیه
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :