طراحی و شبیه سازی سیستماتیک قسمت دیجیتال مبدل 20bit SAR ADC در تکنولوژی 65nm CMOS
Publish place: دومین کنفرانس سراسری دانش و فناوری مهندسی مکانیک و برق ایران
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 850
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
DMECONF02_030
تاریخ نمایه سازی: 6 اسفند 1395
Abstract:
در این مقاله یک مبدل 20bit SAR ADC طراحی و شبیه سازی شده است، تکنیک ها و روش های جدیدی جهت بالا بردن افزایش رزولویشن SAR ADC تا 20 بیت بکار رفته است. استفاده از یک و مقایسه گر در ساختار اینگونه مبدل، باعث پایین آمدن آفست، ساخته شدن مبدل در مساحت کوچکتر و در نتیجه کاهش توان مصرفی تا حد امکان شده که دلایل ذکر شده، این نوع مبدل را به یکی از متداول ترین مبدل های آنالوگ به دیجیتال در نرخ نایکوئیست به شمار می رود. با توجه به اینکه سرعت بالا مد نظر می باشد باید تک تک قسمت های این مبدل از سذعت بالا برخوردار باشند. لذا از مبدل دیجیتال به آنالوگ خازنی از نوع پینگ پنگ که دارای سرعت بالاتری است و یک الگوریتم بازگشتی جدید با کاهش تعداد گام ها، برای کاهش محاسبات قسمت دیجیتال این مبدل در قسمت SAR Logic طراحی و از یک مقایسه کننده سرعت بالا 20MS/s ، بهره برده ایم. نتایج شبیه سازی طراحی با استفاده از نرم افزار شبیه سازی HSPICE8، تعداد بیت موثر برابر 5.42 را در فرکانش نمونه برداری 2.1Gs/s و ولتاژ تغذیه 1.2 ولت نشان داده است.
Keywords:
Authors
میثم نیکوکار
دانشگاه آزاد اسلامی واحد مهریز
محمدجعفر تقی زاده مروست
دانشگاه آزاد اسلامی واحد مهریز، استادیار دانشگاه
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :