High Level Comparison of Full Adders in Verilog
Publish place: اولین کنفرانس سالانه تحقیقات کاربردی در مهندسی برق، کامپیوتر
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: English
View: 497
This Paper With 11 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECCONF01_005
تاریخ نمایه سازی: 6 بهمن 1395
Abstract:
Comparing different full adders is very significant for VLSI design as they are essential components in almost all digital circuits. The science has yield the benchmarking work laborious as often distinct implementation techniques and technologies have been used in the design. Additionally, the design characteristics which are selected for performance analysis are not consistent. This paper shows the results of comparing four adder structures by implementing them all with the same technology and the same level of abstraction.
Keywords:
Authors
Negin Mahnai
Shahid Bahonar University, Zarand High Education Center, Computer Engineering Faculty, Zarand, Kerman, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :