سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

Area and Power Optimization Method for High-Speed Dual VT Domino Logic with Noise Constraint

Publish Year: 1383
Type: Conference paper
Language: English
View: 2,014

This Paper With 6 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

ICEE12_114

Index date: 4 October 2008

Area and Power Optimization Method for High-Speed Dual VT Domino Logic with Noise Constraint abstract

A new design methodology for dual Vt domino logic design based on noise, area and power constraints is presented. We have proposed the optimum ranges for the evaluation network tree are Wmin

Area and Power Optimization Method for High-Speed Dual VT Domino Logic with Noise Constraint Keywords:

Area and Power Optimization Method for High-Speed Dual VT Domino Logic with Noise Constraint authors

A Zahabi

ECE Department University of Tehran

Y Koolivand

ECE Department University of Tehran

A Afzali-kusha

ECE Department University of Tehran

M Nourani

EE Department University of Texas

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
Seong-Ook Jung, Ki-Wook Kim, and Sung- Mo (Steve) Kang, ،Noise ...
Pankaj Pant, Rabindra K. Roy, Abhijit Chatterjee, ، :Dual-Threshold Voltage ...
Ricardo Gonzalez, Benjamin M. Gordon, and Mark A. Horowitz, *Supply ...
نمایش کامل مراجع