طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی برمبنای ترانزیستورهای نانولوله کربنی نسخه یک: بهبود سرعت
Publish place: The National Conference on 2041 Vision and Technological Developments in Electrical Engineering, Computer, and Information Technology
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 568
This Paper With 10 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECITCONF01_065
تاریخ نمایه سازی: 29 مهر 1396
Abstract:
با ورود روند مجتمع سازی به ابعاد نانومتری در سال های اخیر، چالش هایی در ادامه روند قانون مور به وجود آمد، بطوری که امکان ادامه روند مقیاس گذاری بر اساس فناوری فعلی یعنی ترانزیستورهای MOSFET میسر نبود. لذا فناوریهای جایگزینی معرفی شدند که در میان آنها فناوری CNTFET به دلیل ویژگی های منحصر به فرد نانولوله و امکان بهره گری از منطق چند ارزشی از اهمیت بیشتری برخوردار است. در این مقاله، ما قصد داریم ضمن مرور کامل ویژگی های ترانزیستورهای نانولوله کربنی، به ارایه یک تمام جمع کننده ی مد ولتاژ سه ارزشی مبتنی بر ترانزیستورهای نانولوله ی کربنی بپردازیم که بر اساس تکنیک Multi-threshold طراحی شده و بر پایه معماری مکمل استوار است، از اینرو میتوان از آن در پلتفرمهای CMOS بهره برد. در ادامه، شبیه سازی جامعی بر روی طرح پیشنهادی تحت شبیه ساز HSPICE انجام گرفته و نتایج شبیه سازی علاوه بر تایید صحت عملکرد طرح ارایه شده، حاکی از بهبود تاخیر طرح پیشنهادی در مقایسه با سایر طرح های دیگر است.
Keywords:
نانوتکنولوژی (Nanotechnology) , ترانزیستور نانولوله کربنی (CNTFET) , منطق چند ارزشی (MVL) , جمع کننده (Full Adder) , منطق سه ارزشی (Ternary)
Authors
مهراد آفرین
کارشناسی ارشد مهندسی کامپیوتر معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری