تحلیل تاثیر تغییرات معماری FIN بر جریانDrain در ترانزیستورهای FINFET

تکنولوژیFINFET1 یکی از راه حلهای نهایی برای قانون Moore است اخیراپژوهش های فراوانی برای یافتن جایگزین مناسبی به جای تکنولوژی CMOS صورت گرفته است. تکنولوژی CMOS2 به دلیل داشتن برخی محدودیتها مانند اثر کانال کوتاه، تلفات توان، جریان نشتی و غیره، کاربرد مدارهای الکترونیکی در مقیاس نانو را با چالش جدی روبرو کرده است. ترانزیستورFINFET یکی از تکنولوژیهای جایگزین است که قادر به طراحی مدار در مقیاس نانو با کارایی بالا و مصرف توان کم است که میتواند با استفاده از فن آوری سازگار با CMOS مانند لیتوگرافی ساخته شود. شیوه عملکرد آن تقریبا شبیه به ترانزیستورMOSFET مرسوم است.FINFET دارای پایه های درین و سورس و یک ترمینال گیت که جریان عبوری را کنترل میکند. در این مقاله با توجه به ساختار و معماری ترانزیستورFINFET، تاثیر تغییرات معماریFIN همچون ضخامت، ارتفاع وتعدادFIN برروی جریانDrain ترانزیستورFINFET مورد بررسی قرار میگیرد. جهت طراحی از ترانزیستو FINFET مدل BSIM-CMG3، دو-گیتی و ساختار FINFET روی BULK با تکنولوژی 16نانومتر و منبع تغذیه 0,2 ولت و برای شبیه سازی از شبیه ساز HSPICE استفاده خواهد شد. مطابق نتایج شبیه سازی با افزایش ارتفاع وضخامت و تعداد FIN، جریانDrain ترانزیستورFINFET افزایش پیدا میکند و بلعکس.

Keywords:

ترانزیستور FINFET , معماری FINها , مقاومت و خازن پارازیتی , جریانDrain