تجزیه و تحلیل کارایی شبکه روی تراشه مبتنی بر همبندی کندوی عسل سه بعدی

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 713

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

این Paper در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ICESCON04_159

تاریخ نمایه سازی: 25 آذر 1395

Abstract:

مفهوم شبکه روی تراشه NOC شامل عناصر پردازشی است که هر کدام با وظیفه مندی خاص در یک زیر ساخت ارتباطی، براساس کاربردهایشان در کنار هم قرار می گیرند. هدف اصلی شبکه برروی تراشه ارائه راه حلی برای دستیابی همزمان بهقابلیت های کارایی، توسعه پذیری و انعطاف پذیری در جهان سیستم های روی تراشه است. همبندی، نگاشت، الگوریتم هایمسیریابی، توان مصرفی، توان عملیاتی، تاخیر و کارایی، سربار مساحتی و پیچیدگی اتصالات از جمله مسائلی هستند که درهنگام طراحی سیستم های روی تراشه در نظر گرفته می شوند. جهت بهینه سازی توان مصرفی و تاخیر، محققین در تغییرهریک از خصوصیات شبکه بر تراشه تلاش کردند. هرچند روشهای نگاشت متفاوت و بهینه ای تا کنون پیشنهاد شده و نتایجخوبی در کاهش تاخیر و توان مصرفی بدست آمده است. اما در طراحی ساختارهای سه بعدی با مساله کنترل انرژی و حرارتمواجه ایم. در این تحقیق یک زیر ساخت ارتباطی سه بعدی مبتنی بر ساختار 6 ضلعی های منتظم شبیه به معماری کندویعسل، ارائه شده است که با یک نگاشت کارا ، ویژگی های یک شبکه بر تراشه را بهینه سازی نموده توانسته راه حلی برایکاهش هزینه ارتباطی و توان مصرفی و در نتیجه کارایی شبکه روی تراشه باشد.

Keywords:

شبکه روی تراشه- نگاشت – گراف وظایف – توان مصرفی- همبندی- انرژی

Authors

مریم بهمئی

باشگاه پژوهشگران جوان و نخبگان، واحد رباط کریم، دانشگاه آزاد اسلامی، رباط کریم، ایران

احمد خادم زاده

مرکز تحقیقات فضای مجازی ایران، تهران، ایران

لیلا درگاهی درآباد

دانشگاه آزاد اسلامی، واحد قزوین، گروه مهندسی کامپیوتر، قزوین، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • T. Krishna et al., Dec 2011, towards the ideal on-chip ...
  • T. Krishna et al., Dec 2010, Swift: A swing-reduced interconnect ...
  • N.Choudhary, January 2012, Network-on. Chip : A New SoC C ...
  • J. D. Owens, W. J. Dally, R. Ho, D. N. ...
  • M.F. Cong et al., Feb. 2008, CMP Network- On-Chip Overlaid ...
  • Viswanathana , K. Paramas ivamb , K _ S O ...
  • Chorfi Chandarli Braham, Ji Weixinga, Zhang Lingyu, 2012, The Design ...
  • Sunghyun Park, Tushar Krishna, Chia-Hsin Owen Chen, Bhavya Daya, Anantha ...
  • Joo- yaung kim, seungjin lee, July 2012, _ 1 18- ...
  • نمایش کامل مراجع