لچ مقاوم در برابر ذرات پرانرژی با تأخیر و توان مصرفی پایین
Publish place: The First National Conference on Computer Engineering and Information Technology of Payame Noor University
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 853
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
FNCEITPNU01_008
تاریخ نمایه سازی: 17 اسفند 1393
Abstract:
امروزه با کاهش مقیاس تراشه ها به مقادیر نانومتری، حساسیت مدارهای دیجیتال نسبت به اشکالات تک رخدادی و چندرخدادی افزایش پیدا کرده است. این رخدادها، چالش جدی برای قابلیت اطمینان سیستم ها به شمار می روند. بنابراین طراحی سیستم های تحمل پذیر خطای نرم، از اهمیت ویژه ای برخوردار است. در این مقاله، یک لچ مقاوم در برابر خطای نرم ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا، معرفی می گردد. اساس روش پیشنهادی، استفاده از فیدبک های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیه سازی های انجام شده با نرم افزار HSPICE در تکنولوژی 65 نانومتر نشان می دهد، ساختار پیشنهادی قادر به حذف اثرات تک رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه، حداقل دارای کاهش حدود 57 درصدی پارامترهای تأخیر و توان مصرفی می باشد
Keywords:
Authors
علی اصغر سعادت زاده
دانشجوی کارشناسی ارشد مهندسی برق- الکترونیک، دانشگاه کاشان
حسین کریمیان علی داش
استادیار گروه مهندسی برق- الکترونیک، دانشگاه کاشان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :