طراحی و شبیه سازی جمع کننده چند ارزشی با استفاده از گیت های چند ارزشی

محمدحسن اعتصامی; ابراهیم فرشیدی

طراحی و شبیه سازی جمع کننده چند ارزشی با استفاده از گیت های چند ارزشی

Publish place: Third National Conference and First International Conference on Applied Research in Electrical, Mechanical and Mechatronics Engineering

Publish Year: 1394

نوع سند: مقاله کنفرانسی

زبان: Persian

This Paper With 10 Page And PDF Format Ready To Download

دریافت فایل کامل Paper

Certificate
من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

https://civilica.com/doc/479188

شناسه ملی سند علمی:

ELEMECHCONF03_0423

تاریخ نمایه سازی: 9 مرداد 1395

Abstract:

مدارات دیجیتال منطق چند ارزشی با افزایش تعداد سطوح ارزش های منطقی از دو سطح ( (r=2 ) به بیش از دو سطح ( r>2 ) طراحی می شوند. هدف اصلی از طراحی مدارات در حوزه چند ارزشی کاهش سطح چیپ، کاهش اتصالات داخلی و همچنین افزایش سرعت پردازش اطلاعات می باشد. به همین منظور در این مقاله با استفاده از گیت های چند ارزشی به طراحی و شبیه سازی یک جمع کننده چند ارزشی چهارتایی ( r=4 ) پرداخته شده است. همچنین با توجه به مزایای مد ولتاژ نسبت به مد جریان تمام طراحی ها در مد ولتاژ صورت گرفته است. لازم به ذکر است که شبیه سازی های صورت گرفته در این مقاله با تکنولوژی CMOS4 0.35um و با استفاده از نرم افزار HSPICE انجام شده اند.

Keywords:

مدارات دیجیتال , منطق چند ارزشی , اتصالات داخلی , گیت های چند ارزشی , جمع کننده چند ارزشی

Authors

محمدحسن اعتصامی

دانشجوی کارشناسی ارشد الکترونیک، دانشگاه شهید چمران اهواز

ابراهیم فرشیدی

دکترای الکترونیک، دانشگاه شهید چمران اهواز

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :

Wu, C., Y. Li, and S. Chai. "Design and simulation ...
Vasundara, P.K. and K. Gurumurthy. _ Quaternary CMOS combinationt logic ...
Simovici, C. «Chain-base ockham algebras. " in Proc. Int. Symp. ...
Dongmou, Z.، Medium algebra MA and medium propositional calculus MP*." ...
Takagi, N. and K. Nakashima, «Discrete interval truth values logic ...
Jain, A.K., R... Bolton, and M.H. Abd-El-Barr, ،«CMOS m ultiple-valued ...
Sarca, F., _ C UR R ENT-MODE CMOS SEQ UENTIAL ...
.Lukasiewicz, J., _ three-valued logic. 0 Ruch Filozoficzny, 1920. 5(170-171). ...
Post, E.L, ،Introduction to _ general theory of elementary propositions. ...
0.McCluskey, E... " Logic design of multi-valued I 2 L ...
Druzeta, A., Z.G. Vranesic, and A.t. Sedra, "Application of m ...
Kerkhoff, H.G. and M.L. Tervoert, ،Mu ltiple-valued logic charge-co upled ...
Capasso, F., et al., "Quantum functional devices: resonant-tunt eling transistors, ...
Bundalo, Z., et al. "Quaternary BiCMOS logic circuits with high ...
Haixia, W., et al. "Design of low-power quaternary fip-flop based ...
Da Silva, R.C.G., H. Boudinov, and L. Carro, _ novel ...
Datla, S.R. and M. Thornton. "Quaternary voltage-mode logic cells and ...
Dornajafi, M., et al , "Performance of a quatermary logic ...
Hanyu, T. and M. Kameyama, _ 200 MHz pipelined multiplier ...
Rad anovic, B. and M. Syrzycki. _ Current-mode CMOS adders ...
Romero, M.E., et al , :Universal Set of CMOS Gates ...
Thoidis, I., et al. "The design of low power m ...
Carvajal, R., J. Ramirez -Angula, and J. Tombs. "High-speed high-precision ...

نمایش کامل مراجع