طراحی و شبیهسازی مدارWTA با توان مصرفی و ولتاژ تغذیه پایین

مدارهای بیشینه یاب و کمینه یاب مدارهایی هستند که بین N ورودی اعمالشده به آنها بزرگترین ورودی را به خروجی منتقل مینماید و یا شماره بزرگترین ورودی را مشخص میکند. این مدارها که یک نوع مقایسهگر N ورودی محسوب میشوند به روشهای مختلفی پیادهسازی میشوند و در کاربردهای مختلفی مثل شبکههای عصبی، پردازش تصویر و فشردهسازی، الگوریتمهای بهینهسازی و کنترل فازی و... بهصورت گستردهای مورداستفاده قرار میگیرد. این مدار که به دو روش ولتاژی و جریانی پیادهسازی میشود دارای معماریهای مختلفی است.ازجمله این معماریهای میتوان به معماری حامل جریانی و معماری درخت باینری اشاره کرد که بیشتر از سایر روشها استفادهشدهاند. بیشترین کاربرد این مدارها در شبکههای عصبی است؛ بنابراین شبکههای بیشینه یاب یکی از پایههای اساسی مورداستفاده در مدلهای محاسباتی از شبکههای عصبی است که توسط آن سلولهای عصبی در یکلایه با یکدیگر برای فعالسازی رقابت میکنند. به دلیل حجم بالای محاسبات در الگوریتمهای کنترل فازی یا شبکههای عصبی و یا حجم بالای دادهها در تصاویر معمولاً سرعت و توان مصرفی این نوع مدارها در تکنولوژیهایجدید بسیار اهمیت پیداکردهاند. روشهای مختلفی در این زمینه برای پیادهسازی مدارهای بیشینه یاب ارائهشده است که هرکدام بر یکی از جنبههای توان مصرفی، سرعت و یا دقت مدار متمرکزشدهاند. در این مقاله راهکارهای مداری برای بهبود بازدهی مدارهای بیشینه )کمینه( یاب ارائهشده است تا بتوان باوجود تعداد بالای ورودیها بهدقت و بازدهی مناسبی دست پیدا نمود. مدار WTA پیشنهادی در ولتاژ 1.4 V و در تکنولوژی پیشنهادی در ولتاژ و با استفاده از کتابخانه TSMC طراحیشده است

Keywords:

مدار بیشینه یاب , مدار کمینه یاب , مدار شبه عصبی , شبکه عصبی , درخت باینری , کاهش توان مصرفی