طراحی منبع ولتاژ مرجع سیماسی برای استفاده درکاربردهای کم توان
Publish place: 6th Conference on Emerging Trends in Energy Conservation
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 466
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ETEC06_310
تاریخ نمایه سازی: 11 مرداد 1396
Abstract:
در این مقاله یک مرجع ولتاژ CMOS در تکنولوژی استاندارد m18/0 TSMC طراحی شده است. هدف این مقاله طراحی منبع ولتاژ مرجع کم توانی است که پایداری دمایی بیشتری نسبت به مراجع موجود داشتهباشد. این مدار بدون استفاده از مقاومت تنها با بکارگیری MOSFET که در ناحیه زیرآستانه کار می - کنند؛ طراحی شدهاست. ساختار جدید مرجع ولتاژ ارایهشده بر اساس تکنیک جبران درجه حرارت با عملکرد در ناحیه زیرآستانه عمل میکند. در این مدار دو ترانزیستور MOSFET کانال N که ولتاژ آستانه متفاوتی دارند؛ بهکاررفتهاند. در واقع ولتاژ مرجع خروجی تقریبی از اختلاف ولتاژ آستانه ا ین دو ترانزیستور است. طراحی دقیق ولتاژ آستانه این اجازه را میدهد که مدار با ولتاژ تغدیه 500mV و توان مصرفی 5nW/4 کار - کند. ضریبدمایی ولتاژ خروجی این مدار &ÛآSSP 8/3 است که در محدوده دمایی 100 -0 درجه سانتی- گراد محاسبه شدهاست. تغییرات ولتاژ خروجی نسبت به ولتاژ ورودی در محدوده 5/1 -5/0 ولت برابر 23/0% میباشد. نسبت رد منبع تغذیه 29dB -تا 53dB -است.
Keywords:
ولتاژ مرجع /توان مصرفی/ ولتاژ زیرآستانه
Authors
ساکار کمالیار
کارشناسی ارشد، مهندسی برق الکترونیک، دانشکده برق و کامپیوتر دانشگاه تبریز
عزیز حسین پور
دانشجوی دکتری، مهندسی انرژی هستهای ،دانشکده برق دانشگاه علوم و تحقیقات تهران، کارشناسی ارشد، مهندسی برق مدیریت انرژی، دانشکده برق دانشگاه امیر کبیر تهران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :