بررسی روشهای نوین کانال کوتاه در ادوات ماسفت درمقیاس نانو

Publish Year: 1389
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 3,317

This Paper With 7 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

NNTC01_672

تاریخ نمایه سازی: 8 آبان 1389

Abstract:

افزایش کارایی در ماسفت ها با کوچک کردن ابعاد افزاره و ورودبه نظام نانومتری حاصل می شود روند کاهش ابعاد ترانزیستورها در ابعاد نانو با وجو د مزیتهای آن مشکلاتی را پدید می اورد که به اثار کانال کوتاه معروفند و موجب ضعف عملکرد و افزایش توان تلفاتی دراین افزاره ها می گردند برای رفع مشکلات فوق روشهای نوینی به کار گرفته می شوند از جمله این روشها افزایش تراکم ناخالصی ناحیه کانال کاهش ضخامت اکسیدگیت و ساختارهای جدیدی نظیر ساختار سیلیسیم برروی عایق و ساختارهای ناهمگون می باشد استفادهاز این ساختارهای نوین علاوه بر افزایش قابلیت تحرک موجب افزایش سرعت و عملکرد افزاره می شود از این رود ر کاربردهای سامانه های دیجیتالی و حافظه های منطقی، افزاره های دارای کانال ناهمگون گزینه مناسبی برای جایگزینی ترانزیستورهای ماسفت مرسوم می باشد.

Authors

مریم نیری

عضو هیئت علمی دانشگاه آزاد اسلامی واحد یزد

فاطمه کهنی خشکبیجاری

دانشگاه آزاد اسلامی واحد لاهیجان

مهدیه نیری

دانشگاه آزاد اسلامی واحد یزد

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • _ Conference on Nano Science & Nano Technology, YAZD, 16-18 ...
  • ی.پ.تسویدیس، "عملکرد و مدلسازی ترانزیستور "Mos ترجمه دکتر مرتضی فتحی‌پور، ...
  • ر.پیرت، "ادوات اثر میدانی"، ترجمه دکتر محمد کاظم مروج فرشی، ...
  • http ://www. sta hford.edu/sa raswat/E311/ unctionل Shallow ...
  • _ Conference on Nano Science & Nano Technology, YAZD, 16-18 ...
  • http://www. ifm. _ i _ _ se/cou rse s/tffy34/Tuto ria ...
  • K. Bernstein, C. T. Chuang, R. V. Joshi and R. ...
  • L Chang, " Scaling Limits and Design Considerotions for Double-Gte ...
  • A. N. Waite, N. S. Lioyd, P. Ashburn, J. Ernst, ...
  • J. B. Kuo, S. C. Lin, "Low Voltoge SOI CMOS ...
  • S.E. Thompson et al., "Future of Strained Si/Semicon ductors in ...
  • B. Bindu, N. DasGupta, and A.DasGupta, "Analytical Model of Drain ...
  • J. M. Larson, J. P. Synder, "Schottky Borrier CMOS, " ...
  • C. Y. Su, S. L. Wu, S. J. Chang, and ...
  • نمایش کامل مراجع